DAMIC-M présentation technique en vue de la biennale - Hervé Lebbolo - Indico
←
→
Transcription du contenu de la page
Si votre navigateur ne rend pas la page correctement, lisez s'il vous plaît le contenu de la page ci-dessous
DAMIC-M
présentation technique en vue de la biennale
Hervé Lebbolo réunion du vendredi 2019 03 22
DAMIC - Modane
Détecteur :
50 CCDs (1kg) au LSM
L*l*h : 90*90*1 mm³
Masse : 20g
Collaboration :
The University of Chicago, University of Washington, 36 Mpixels
Pacific Northwest National Laboratory (PNNL), SNOLAB,
Laboratoire de Physique Nucléaire et de Hautes Energies
(LPNHE), Laboratoire de l'Accélérateur Linéaire (LAL), Skipper readout
Laboratoire Souterrain de Modane/Grenoble (LSM),
Institut de physique nucléaire d’Orsay (IPNO), Centre
d’études nucléaires Bordeaux Gradignan (CENBG),
Laboratoire de Physique Subatomique et des Technologies ERC Advanced Grant 05/2018
Associées (SUBATECH), University of Zurich, Niels Bohr
Institute, University of Southern Denmark, University of
Santander, Universidad Federal do Rio de Janeiro, NSF grant 09/2018
Centro Atómico Bariloche 2
DAMIC-M en France
6 laboratoires :
LPNHE
LAL
IPN
SUBATECH
CENBG
LSM (LPSC)
LPNHE :
Marc Dhellot
David Martin
Philippe Bailly
Latifa Khalil
Romain Gaïor
Hervé Lebbolo
Philippe Repain
Ariel Matalon
Georgios Papadopoulos
3
DArk Matter In CCD
Détection de recul de noyau de Si
après interaction avec DM.
Résolution spatiale 15*15µm² (x,y)
Courant de fuite < 1me/jour/pixel à
120k
Bas seuil : 3,6eV pour une paire e/trou
Haute résistivité 10¹¹ donneurs/cm³
Totalement déplété sur qq centaines de
µm
~20kΩ.cm Design : LBNL Steve Holland
bias 4
Skipper CCD 2 horloges supplémentaires : OG (Output Gate ancien bias) et DG (dump gate) 1 bias supplémentaire Vdrain 5
Skipper CCD timing
6Lecture Skipper
Mode normal :
T0 temps d’intégration optimal
pour minimiser la somme² des
Bruit²
bruits
Mode skipper :
Temps de lecture plus faible pour
minimiser le bruit en 1/f, puis
moyennage du bruit blanc.
Bruit Damic 100Dark Matter In Ccd at Modane
Simplified synoptic
CCD Control
FPGA
Switch
Board
CROC Readout
~130k ODILE
50 x 6k*6k thick 50 x FE Boards :
CCD FPGA DAQ
50 x 4channels Control & RO boards
CCD ReadOut Fast optical link
Synchro Timing
Chip
Online Digital Interface for
Lownoise Electronics
8Paquets
• CCD : UW
• CROC : LPNHE, LAL, IPN (P. Vallerand)
• ODILE
– Main : Chicago
– Control : LPNHE (Marc Dhellot)
– Readout : Zurich/ LPNHE
• CCD tests (Readout,Control) UW,LPNHE
• DAQ tests IPNO LPNHE
9CROC : Ccd ReadOut Chip
• Collaboration LPNHE/LAL/IPNO
• Expérience acquise sur ASPIC (LSST)
– Gain max (beaucoup) plus élevé ~128
– Plage de RC + large
– ~200ns 50µs
• 2*CROC/CCD placés sur le support
• 4 canaux indépendants
10CROC
Techno AMS CMOS 0,35µm (C35B4C3)
Soumis le 26/2/2019
Dimensions : 6*3,8mm²
4 canaux à sorties différentielles
Gain : 6 bit (~4 à 128)
RC : 6 bit (~200ns à 50µs)
DSI ou transparent individuels
Input enable
Channel enable
Polarisations
communs aux 4 canaux
Offset de sortie
118 bit
Offset
DAC
ref Reseti
clamp
clamp Trans
disable /
RU DSI
in +
Amplifier - RC sel - + - + - SM
Diff Diff
- +
ref Amplifier Buffer
+ CDS + - + - + SP
comp
Gain RD Trans
F1 Gain /
Reset
DSI
ref Reseti
CROC one channel synoptic
12CROC
• Manque de ressources humaines en µelec
analogique pour être autonome
• Ressource en µelec limitée dans le temps
• Bancs de tests (chaud/froid) :
• besoins en instrumentation,
• Elec analogicien bas bruit
• Cryogénie
• Info online
13Altera
Odile
Arria V
Optical links
Synchro VME
Better young, rich and
healthy, than old, poor
and sick.
(Romanian proverb)
Power
Supply
Cryostat
ADC
Daughter board
Control board
connnectors
14ODILE mother board
• Conçu par U Chicago (Mircea Bogdan)
• Soft et firmware des liens série
• VME
• Control board firmware : LPNHE
• Différent du firmware actuel du banc de test
• Beaucoup de configurations suivant les modes de
lecture
• Readout board firmware : Zurich, LPNHE
• DSI / Transparent, oversampling , etc …
• 18bit*15Ms/s*4 = 1Gb/s
15ADC board
• 2 solutions en concurrence :
• 1 bonne :
– ADC 20 bit 1,8Ms/s Zurich
• 1 excellente :
– ADC 18 bit 15Ms/s LPNHE
– Permet de suréchantillonner et moyenner le
signal video en mode transparent ou DSI
diminution du temps de lecture ?
16ADC board
• Proto 4 canaux en cours de câblage
• Besoins en analogique rapide, bas bruit
(CEM, transmissions de signaux bas
niveaux)
• Tests
– Instrumentation
– Programmation FPGA
– Info online
17Control
• Utilisation d’un ASIC conçu pour LSST :
CABAC (Clocks & Biases for CCD) techno
AMS CMOS 0,35µM HV (50V)
• Fournit au CCD :
– Alimentation de l’ampli de sortie du CCD
– Polarisations
– Clocks Verticales, Horizontales, Skipper
• Une carte proto 3 Cabac fonctionne
– Ne contrôle pas le skipper
• Carte 4 Cabac en cours de design
18CABAC
4 V clocks (300mA)
3 H clocks (60mA)
1 RG (60mA)
2 OD (050V 16mA)
4 biases 050V
Multiplexeur pour
monitoring
Peut être translaté en
tension
AMS 0,35µ HV
6*8mm²
19FVDD40 Clocks rails
Up to 50V / Bgnd VDD_CKn_U / VDD_CKn_L
8 LVDS clock 4 high current, common rails
triggers CK 3 low current, common rails
1 low current, specific rails
SPI
programation
OD & bias 6 DC output
Mux (10 bit DAC prog)
2 analog mux
output
Mux External External signals
Mux input Temp, timing, …
1 LVDS pulser
triggers
1 pulse, can be used
AUX Power CABAC Pulser for electronics calib
Supplies
BGND GND
Low to -20V/ GND
CABAC simplified synoptic 20Control board
• Affaires Sensibles :
– Bruit et stabilité des biases
– X talk clocks/biases et clocks/clocks
– Courant dans clocks verticales
– Génération du Vsub : 100V
• Banc de tests :
– Besoins en électronique analogique
– Firmware: devra évoluer Arria 5
– Soft online
21Odile (main, RO, control)
• Firmware Arria V : besoin d’un
numéricien expérimenté (ayant déjà écrit du firmware pour une carte de contrôle
et lecture de CCD)
• Besoins en électronicien analogicien
• Instrumentation de banc de tests
• Software
22Bancs de tests froids
• 1 dédié aux tests électroniques et CCD
– Évolutif
– Avec ou sans CCD
– Validation CROC, ADC et Control
• 1 dédié aux tests de CCD
– Leach controller
– DAQ tests en collaboration avec IPNO
23Dernier
• Ressources insuffisantes en
électronique et microélectronique
analogiques
• Besoins en firmware
– bancs de tests, control et lecture
– Firmware sur Odile
• Besoins en soft
– Online bancs de tests
– Soft pour control et lecture sur Odile
24Vous pouvez aussi lire
